Setelah mempelajari dasar gerbang logika, fungsi logika PLC, dan juga rangkaian digital half adder, selanjutnya ialah mencoba menggabungkan implementasi ketiganya dalam satu ladder diagram PLC. Ulasan tutorial kali ini mengenai menyusun ladder diagram half adder sederhana untuk PLC. Telah dijabarkan sebelumnya dalam materi half adder, atau penjumlah separuh, merupakan rangkaian digital yang menjumlahkan operasi bit tanpa menjumlahkan carry dari penjumlahan sebelumnya. Ada dua buah output half adder yakni sum (S) dan carry (C), yang merupakan hasil dari dua buah input operand yang ada. Rangkaian digital half adder dapat tersusun atas kombinasi gerbang logika AND dan XOR.
Dalam materi gerbang logika, telah dijelaskan bahwa gerbang logika AND hanya akan menghasilkan output bernilai 1, saat semua input bernilai 1. Bila ada satu saja input gerbang logika AND bernilai 0, maka output akan bernilai 0. Hasil operasi logika AND tersebut merupakan nilai output untuk carry. Dengan kata lain output carry hanya akan bernilai 1, saat dua input yang ada bernilai 1.
Sementara untuk output sum, diwakili dengan operasi gerbang logika XOR. Untuk operasi gerbang logika XOR, output akan bernilai 1 hanya pada saat nilai dari dua input yang ada berbeda. Dengan kata lain kedua input tidak boleh bernilai sama, apakah 1 dengan 1, atau 0 dengan 0, agar output yang dihasilkan bernilai 1.
Langkah selanjutnya ialah menggabungkan kedua fungsi logika PLC untuk AND dan XOR dalam satu ladder diagram. Hingga tersusun ladder diagram sebagai berikut.
Pada bagian ladder diagram yang atas merupakan fungsi logika XOR untuk output sum, sedangkan bagian bawah merupakan fungsi logika AND dengan output carry.
Lihat juga bagaimana menyusun full adder PLC.